Design of eFuse OTP Memory with Wide Operating Voltage Range for PMICs
2014; Volume: 18; Issue: 1 Linguagem: Coreano
10.6109/jkiice.2014.18.1.115
ISSN2288-4165
AutoresWooyoung Jeong, Wen-Chao Hao, Pan-Bong Ha, Young‐Hee Kim,
Tópico(s)Low-power high-performance VLSI design
Resumo본 논문에서는 eFuse OTP 메모리가 넓은 동작전압 영역을 갖도록 하기 위해서 V2V(=2V±10％)의 regulation된 전압을 이용한 RWL 구동회로와 BL 풀-업 부하회로를 제안하므로 수 십 ㏀의 post-program 저항을 센싱하면서 OTP 셀의 blowing되지 않은 eFuse를 통해 흐르는 읽기 전류를 100㎂ 이내로 억제하여 신뢰성을 확보하였다. 그리고 OTP 셀 어레이 사이즈를 1행 × 32열과 4행 × 8열의 경우에 대해 OTP IP 크기를 비교한 결과 32비트 eFuse OTP의 레이아웃 면적은 각각 735.96㎛ × 61.605㎛ (=0.04534㎜ 2 ), 187.065㎛ × 94.525㎛ (=0.01768㎜ 2 )로 4행 × 8열의 32비트 eFuse OTP 사이즈가 1행 × 32열의 32비트 eFuse OTP 사이즈보다 더 작은 것을 확인하였다.
Referência(s)