All Digital Clock Data Recovery and Decoding Circuit with High Input Jitter Tolerance
2017; Volume: 54; Issue: 12 Linguagem: Coreano
10.5573/ieie.2017.54.12.59
ISSN2288-159X
Autores Tópico(s)Internet of Things and Social Network Interactions
Resumo직렬 데이터 수신기는 입력되는 데이터를 복원하기 위해 일반적으로 클록 데이터 복원 회로(CDR)가 필요하다. 대부분의 클록 정보 복원 회로들은 위상 고정 루프(PLL)를 기반으로 한 방식의 설계가 주를 이루고 있다. 본 논문에서는 PLL을 사용하지 않는 합성 가능한 디지털 방식의 클록 데이터 및 전송로 부호(Line code)를 복원하는 회로를 제안한다. 제안하는 회로는 PLL을 사용하지 않고, 시스템에서 사용되는 클록을 이용하여 동작시킬 수 있으며 순수한 HDL만을 이용하여 설계가 가능하고 공정에 관계없이 합성 가능한 소프트 코드로 설계할 수 있다. 제안된 회로 구조는 높은 입력 지터(jitter)를 견딜 수 있으며, PLL을 사용하지 않아 매우 작은 면적을 가지게 되고 다양한 샘플링 주파수를 갖는 경우에도 동작 가능하다. 제안한 회로 구조를 S/PDIF(Sony/Philips Digital Interface Format)를 위한 CDR 회로에 적용하여 Verilog-HDL을 이용하여 설계하고 FPGA를 통해 검증하고 구현하였다.
Referência(s)